Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 09090406

(51) Intl. Cl.: H01L 21/82

(22) Application date: 09.04.97

(30) Priority:

(43) Date of application

publication:

23.10.98

(84) Designated contracting states: (71) Applicant: NEC CORP

(72) Inventor: TAKAHASHI SOJI

(74) Representative:


(54) METHOD FOR **DESIGNING SEMICONDUCTOR** INTEGRATED CIRCUIT, SYSTEM USING THE METHOD, AND RECORDING MEDIUM RECORDING THE **METHOD**

(57) Abstract:

PROBLEM TO BE SOLVED: To predict overall evaluation of a semiconductor integrated circuit which consists of a combination of a plurality of circuit blocks, at the initial step of design.

SOLUTION: When an analysis button 32 on a system analyzing browser 10 screen is clicked to select a circuit block, it is switched to a circuit block analyzing browser 11 screen for the selected circuit block. When a parameter characteristic to that circuit is input at a parameter input panel 5 and a start button 70 is clicked, a predicted value of the performance of that circuit is displayed on an analysis panel 7. This is performed for each circuit block. Prediction of wiring delay time between respective circuits is displayed, together with a predicted performance value of each circuit block on the data form panel 3 of the system analyzing browser 10 screen.

COPYRIGHT: (C)1998,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-284606

(43)公開日 平成10年(1998)10月23日

(51) Int.Cl.⁶

H01L 21/82

識別記号

FΙ

H01L 21/82

С

審査請求 有 請求項の数21 OL (全 17 頁)

(21)出願番号

特願平9-90406

1416年上9 - 90年00

(22)出願日

平成9年(1997)4月9日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 ▲髙▼橋 宗司

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 ▲柳▼川 信

(54) 【発明の名称】 半導体集積回路の設計支援方法及びその方法を用いたシステム及びその方法を記録した記録媒体

(57)【要約】

【課題】 複数の回路ブロックの組み合わせからなる半 導体集積回路の全体的な評価を設計初期の段階で予測す る。

【解決手段】 システム解析ブラウザ10画面の解析ボタン32をクリックして回路ブロックを選択すると、その選択した回路ブロック用の回路ブロック解析ブラウザ11画面に切替わる。パラメータ入力パネル5にその回路特有のパラメータを入力し開始ボタン70をクリックすると解析パネル7にその回路の性能予測値が表示される。これを各回路ブロックにつき行う。システム解析ブラウザ10画面のデータフォームパネル3には各回路ブロックの性能予測値とともに各回路間の配線遅延時間の予測が表示される。



【特許請求の範囲】

【請求項1】 複数の回路ブロックの組み合わせからな る半導体集積回路の設計支援方法であって、各回路ブロ ックごとに各回路を構成する能動素子及び配線材に関す るテクノロジパラメータを入力する過程と、各回路ブロ ックの回路規模を決定する回路パラメータを入力する過 程と、クロック供給源とこのクロックの供給を受ける各 回路ブロック間の伝送路に挿入されるクロックバッファ に関するクロックパラメータを入力する過程と、前記各 過程で入力されたパラメータを用いて各回路ブロックの 10 クロックスキューの予測、各回路ブロックのサイズ、動 作周波数及び消費電力の予測のうち少なくとも1つを行 う過程とを含むことを特徴とする半導体集積回路の設計 支援方法。

【請求項2】 複数の回路ブロックの組み合わせからな る半導体集積回路の設計支援方法であって、各回路ブロ ックごとに各回路を構成する能動素子及び配線材に関す るテクノロジパラメータを入力する過程と、各回路ブロ ックの回路規模を決定する回路パラメータを入力する過 程と、クロック供給源とこのクロックの供給を受ける各 20 回路ブロック間の伝送路に挿入されるクロックバッファ に関するクロックパラメータを入力する過程と、前記各 過程で入力されたパラメータを用いて各回路ブロックの サイズ、動作周波数及び消費電力の予測を行う過程と、 前記各回路ブロックのサイズに基づき各回路ブロック間 の配線遅延時間を予測する過程とを含むことを特徴とす る半導体集積回路の設計支援方法。

【請求項3】 前記テクノロジパラメータは前記能動素 子のゲート長、ゲート長対ゲート幅比、電源電圧、前記 能動素子の閾値電圧、単位長あたりの配線抵抗と容量、 配線層数、配線ピッチ及び配線効率値を含むことを特徴 とする請求項1又は2記載の半導体集積回路の設計支援 方法。

【請求項4】 前記回路パラメータは前記能動素子数、 論理の段数、平均のゲートファンアウト及びレンツの指 数を含むことを特徴とする請求項1~3いずれかに記載 の半導体集積回路の設計支援方法。

【請求項5】 前記クロックパラメータはクロックバッ ファ1段あたりの分岐数、最終段のクロックバッファに 接続されるフリツプフロップ数、クロックバッファ間配 40 線長の変動率を含むことを特徴とする請求項1~4いず れかに記載の半導体集積回路の設計支援方法。

【請求項6】 前記請求項1~5いずれかに記載の設計 支援方法にさらに通信回線を介して遠隔よりその設計支 援方法を使用する過程を含むことを特徴とする半導体集 積回路の設計支援方法。

【請求項7】 前記遠隔よりその設計支援方法を使用す る過程には前記各パラメータ、クロックスキュー、各回 路ブロックのサイズ、動作周波数、消費電力及び各回路

2 持する過程を含むことを特徴とする請求項6記載の半導 体集積回路の設計支援方法。

【請求項8】 複数の回路ブロックの組み合わせからな る半導体集積回路の設計支援システムであって、各回路 ブロックごとに各回路を構成する能動素子及び配線材に 関するテクノロジパラメータを入力する手段と、各回路 ブロックの回路規模を決定する回路パラメータを入力す る手段と、クロック供給源とこのクロックの供給を受け る各回路ブロック間の伝送路に挿入されるクロックバッ ファに関するクロックパラメータを入力する手段と、前 記各手段で入力されたパラメータを用いて各回路ブロッ クのクロックスキューの予測、各回路ブロックのサイ ズ、動作周波数及び消費電力の予測のうち少なくとも1 つを行う手段とを含むことを特徴とする半導体集積回路 の設計支援システム。

【請求項9】 複数の回路ブロックの組み合わせからな る半導体集積回路の設計支援システムであって、各回路 ブロックごとに各回路を構成する能動素子及び配線材に 関するテクノロジパラメータを入力する手段と、各回路 ブロックの回路規模を決定する回路パラメータを入力す る手段と、クロック供給源とこのクロックの供給を受け る各回路ブロック間の伝送路に挿入されるクロックバッ ファに関するクロックパラメータを入力する手段と、前 記各過程で入力されたパラメータを用いて各回路ブロッ クのサイズ、動作周波数及び消費電力の予測を行う手段 と、前記各回路ブロックのサイズに基づき各回路ブロッ ク間の配線遅延時間を予測する手段とを含むことを特徴 とする半導体集積回路の設計支援システム。

【請求項10】 前記テクノロジパラメータは前記能動 素子のゲート長、ゲート長対ゲート幅比、電源電圧、前 30 記能動素子の閾値電圧、単位長あたりの配線抵抗と容 量、配線層数、配線ピッチ及び配線効率値を含むことを 特徴とする請求項8又は9記載の半導体集積回路の設計 支援システム。

【請求項11】 前記回線パラメータは前記能動素子 数、論理の段数、平均のゲートファンアウト及びレンツ の指数を含むことを特徴とする請求項8~10いずれか に記載の半導体集積回路の設計支援システム。

【請求項12】 前記クロックパラメータはクロックバ ッファ1段あたりの分岐数、最終段のクロックバッファ に接続されるフリツプフロップ数、クロックバッファ間 配線長の変動率を含むことを特徴とする請求項8~11 いずれかに記載の半導体集積回路の設計支援システム。

【請求項13】 前記請求項8~12いずれかに記載の 設計支援システムにさらに通信回線を介して遠隔よりそ の設計支援システムを使用する手段を含むことを特徴と する半導体集積回路の設計支援システム。

【請求項14】 前記遠隔よりその設計支援方法を使用 する手段には前記各パラメータ、クロックスキュー、各 ブロック間の配線遅延時間の設計情報を読むき自在に保 50 回路ブロックのサイズ、動作周波数、消費電力及び各回

とする半導体集積回路の設計支援方法記録媒体。

路ブロック間の配線遅延時間の設計情報を読書に自在に 保持する手段を含むことを特徴とする請求項13記載の 半導体集積回路の設計支援システム。

【請求項15】 複数の回路ブロックの組み合わせから なる半導体集積回路の設計支援方法が記録された記録媒 体であって、各回路ブロックごとに各回路を構成する能 動素子及び配線材に関するテクノロジパラメータを入力 する過程と、各回路ブロックの回線規模を決定する回路 パラメータを入力する過程と、クロック供給源とこのク ロックの供給を受ける各回路ブロック間の伝送路に挿入 10 されるクロックバッファに関するクロックパラメータを · 入力する過程と、前記各過程で入力されたパラメータを 用いて各回路ブロックのクロックスキューの予測、各回 路ブロックのサイズ、動作周波数及び消費電力の予測の うち少なくとも1つを行う過程とを実行させるためのプ ログラムを記録した半導体集積回路の設計支援方法記録 媒体。

【請求項16】 複数の回路ブロックの組み合わせから なる半導体集積回路の設計支援方法が記録された記録媒 体であって、各回路ブロックごとに各回路を構成する機 20 能素子及び配線材に関するテクノロジパラメータを入力 する過程と、各回路ブロックの回路規模を決定する回路 パラメータを入力する過程と、クロック供給源とこのク ロックの供給を受ける各回路ブロック間の伝送路に挿入 されるクロックバッファに関するクロックパラメータを 入力する過程と、前記各過程で入力されたパラメータを 用いて各回路ブロックのサイズ、動作周波数及び消費電 力の予測を行う過程と、前記各回路ブロックのサイズに 基づき各回路ブロック間の配線遅延時間を予測する過程 とを実行させるためのプログラムを記録した半導体集積 30 回路の設計支援方法記録媒体。

【請求項17】 前記テクノロジパラメータは前記能動 素子のゲート長、ゲート長対ゲート幅比、電源電圧、前 記能動素子の閾値電圧、単位長あたりの配線抵抗と容 量、配線層数、配線ピッチ及び配線効率値を含むことを 特徴とする請求項15又は16記載の半導体集積回路の 設計支援方法記録媒体。

【請求項18】 前記回路パラメータは前記能動素子 数、論理の段数、平均のゲートファンアウト及びレンツ かに記載の半導体集積回路の設計支援方法記録媒体。

【請求項19】 前記クロックパラメータはクロックバ ッファ1段あたりの分岐数、最終段のクロックバッファ に接続されるフリツプフロップ数、クロックバッファ間 配線長の変動率を含むことを特徴とする請求項15~1 9いずれかに記載の半導体集積回路の設計支援方法記録 媒体。

【請求項20】 前記請求項15~19いずれかに記載 の設計支援方法記録媒体にさらに通信回線を介して遠隔 よりその設計支援方法を使用する過程を含むことを特徴 50

【請求項21】 前記遠隔よりその設計支援方法を使用 する過程には前記各パラメータ、クロックスキュー、各 回路ブロックのサイズ、動作周波数、消費電力及び各回 路ブロック間の配線遅延時間の設計情報を読書き自在に 保持する過程を含むことを特徴とする請求項20記載の 半導体集積回路の設計支援方法記録媒体。

4

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体集積回路の設 計支援方法及びその方法を用いたシステム及びその方法 を記録した記録媒体に関し、特に大規模集積回路(LS 1) の性能を予測するための半導体集積回路の設計支援 方法及びその方法を用いたシステム及びその方法を記録 した記録媒体に関する。

[0002]

【従来の技術】半導体集積回路(LSI)の規模が増大 するにつれて、設計にかかる時間が非常に多くなってき たため、LSIの性能を設計のできるだけ早い段階で予 測することが必要となってきている。しかし、その要求 に反して、トランジスタ素子の高速化によって、LSI の性能が、配線遅延に大きく左右されるようになったた め、配線をレイアウトするというかなり後ろの段階にな るまで、LSIの性能を見積もることができなくなって

【0003】 LSIの性能を見積もる方法の一つとし T, SUSPENS (Stonford University System Pe rformance Simulator) モデルが提案されている (H. B. Bakogulu et. al. ISSCC'8 7, pp. $308 \sim 309$, $439 \sim 440$, 1987.)。このモデルはテクノロジパラメータ及び回路パ ラメータからLSI全体の性能を1つの見積値で見積も るというものである。

【0004】又、この種の技術が特開平7-7142号 公報、特開平8-77243号公報、特開平8-772 27号公報、特開平7-262264号公報、特開平7 - 263560号公報、特開平6-37184号公報に 開示されている。

【0005】特開平7-7142号公報に開示された技 の指数を含むことを特徴とする請求項15~17いずれ 40 術は、論理記述より遅延時間を計算して、トランジスタ の物理的配線形状の最適値を計算し、この計算結果より セルベースのレイアウトに配置配線を行うというもので ある。

> 【0006】特開平8-77243号公報に開示された 技術は、容量負荷に対するディレイ値と十分長い配線に 対するディレイ値から有効配線長を決定し、この有効配 線長を用いることで論理ゲートに結合された負荷容量の 計算精度を向上させ、さらにディレイ値の計算精度を向 上させるというものである。

【0007】特開平8-77227号公報に開示された

技術は、クロック信号を必要とするセルについて、クロック信号配線の長さを異にし、クロック信号を遅延させる時間を異にする複数のセルをパターンバージョンとして予めセルに登録しておくことにより、クロックスキューを小さくするための処理を容易に自動化するというものである。

【0008】特開平7-262264号公報に開示された技術は、相互に干渉する論理セルの分割を既分割の情報を保持しながら同時に行うことにより、大局的な最適化を図るというものである。

【0009】特開平7-263560号公報に開示された技術は、半導体集積回路の仕様に応じて最適な入出力バッファを選択し、半導体集積回路の消費電力を低減させ、チップ面積を縮小して高い面積効率の半導体集積回路を設計し得るというものである。

【0010】特開平6-37184号公報に開示された 技術は、諸元データを入力し、そのデータに基づきレイ アウト設計を行い、その設計結果に基づきチャネル使用 率、チップサイズ、信号ディレイ値及び容量を演算し、 さらにその演算結果が要求仕様を満足するか否かを評価 20 することにより半導体集積回路設計の初期段階における 評価の精度の向上を図るというものである。

[0011]

【発明が解決しようとする課題】しかしながら、SUS PENSモデルではクロック・スキューの値として、Rint Cint Dc 2 /2を仮定しているため(SUSPENSモデルの文献、p440、TABLE2、Step8参照)、配線遅延の割合が増大している 0.35μ mルール以降の微細なLSIに対しては、見積もりが合わなくなった。例えば、 0.35μ mルール、15mm角チップ、配線抵抗 $0.125\Omega/\mu$ m、配線容量 $0.17fF/\mu$ m(配線幅 0.4μ m、配線ピッチ 1μ m、配線膜厚 0.6μ m、層間膜厚 1μ m)を仮定すると、

0. 125×0 . $17 \times 10-15 \times (15 \times 103)$ 2 /2 = 2. 4 n s e c

と計算されるが、実際には200psec程度であるため、約1桁計算が異なっている。即ち、計算値は実際の約10倍となる。

【0012】またSUSPENSモデルでは、回路アー 40 キテクチャに依存すると言われているレンツの指数 pを 用いている。しかし、LSIの大規模化が進むに連れて 異なったアーキテクチャの回路ブロック、例えばCPU コアと1次キャッシュメモリ、 2次キャッシュメモリを 1 つのチップに搭載するようになってきているため、 そうしたアーキテクチャの変更に対して、従来のレンツの 指数を用いることはできなくなっている。

【0013】なぜならば、SUSPENSモデルは本来 1つの回路全体の性能を最終的に評価するものだから、 その回路構成を変更した場合の性能までは評価できない 50

からである。

[0018]

【0014】たとえこの新しいアーキテクチャに対してレンツの指数が定まったとしても、LSIの集積化が進み、さらに別の回路のブロックも同じチップに搭載するようになると、また新たにレンツの指数を決める必要が出てくる。つまりSUSPENSモデルを使い限り、新しいアーキテクチャのLSIの性能を予測することは非常に困難である。

6

【0015】即ち、SUSPENSモデルを設計に使用 10 したとしても、設計するLSI全体の動作周波数、チッ プ面積および消費電力の見積もりを算出し、設計が仕様 を満たしているかどうかを判定するだけであって、設計 の変更に関し、どこをどのように変えればよいかについ ては何ら有効な情報を提供する訳ではない。

【0016】又、前述の各公報に開示された技術は回路 ブロックについての性能見積りに関する技術であり、複 数の回路ブロックの組み合わせからなる半導体集積回路 の全体的な評価を設計初期の段階で予測する技術を提供 するものではない。

り 【0017】そこで本発明の目的は複数の回路ブロックの組み合わせからなる半導体集積回路の全体的な評価を設計初期の段階で予測することができ、しかもその予測を通信回線を介して遠隔より行うことが可能な半導体集積回路の設計支援方法及びその方法を用いたシステム及びその方法を記録した記録媒体を提供することにある。

【課題を解決するための手段】前記課題を解決するために本発明は、複数の回路ブロックの組み合わせからなる半導体集積回路の設計支援方法であって、各回路ブロッ30 クごとに各回路を構成する能動素子及び配線材に関するテクノロジパラメータを入力する過程と、各回路ブロックの回路規模を決定する回路パラメータを入力する過程と、クロック供給源とこのクロックの供給を受ける各回路ブロック間の伝送路に挿入されるクロックバッファに関するクロックパラメータを入力する過程と、前記各過

程で入力されたパラメータを用いて各回路ブロックのクロックスキューの予測、各回路ブロックのサイズ、動作周波数及び消費電力の予測のうち少なくとも1つを行う過程とを含むことを特徴とする。

7 【0019】本発明による他の発明は、複数の回路ブロックの組み合わせからなる半導体集積回路の設計支援シ

ックの組み合わせからなる半導体集積回路の設計支援システムであって、各回路ブロックごとの各回路を構成する能動素子及び配線材に関するテクノロジパラメータを入力する手段と、各回路ブロックの回路規模を決定する回路パラメータを入力する手段と、クロック供給源とこのクロックの供給を受ける各回路ブロック間の伝送路に挿入されるクロックバッファに関するクロックパラメータを入力する手段と、前記各手段で入力されたパラメータを用いて各回路ブロックのクロックスキューの予測、各回路ブロックのサイズ、動作周波数及び消費電力の予

測のうち少なくとも 1 つを行う手段とを含むことを特徴 とする。

【0020】さらに本発明による他のもう1つの発明は、複数の回路ブロックの組み合わせからなる半導体集積回路の設計支援方法が記録された記録媒体であって、各回路ブロックごとに各回路を構成する能動素子及び配線材に関するテクノロジパラメータを入力する過程と、各回路ブロックの回路規模を決定する回路パラメータを入力する過程と、クロック供給源とこのクロックの共給を受ける各回路ブロック間の伝送路に挿入されるクの過程と、前記各過程で入力されたパラメータを用いて各回路ブロックのクロックスキューの予測、各回路ブロックのクロックスキューの予測、各回路ブロックのクロックスキューの予測、各回路ブロックのクロックスキューの予測、各回路ブロックのクロックスキューの予測、各回路ブロックとと、前記各過程で入力されたパラメータを用いて各回路ブロックのクロックスキューの予測、各回路ブロックとと、前記各過程とを実行させるためのプログラムを記録した記録媒体であることを特徴とする。

【0021】本発明によれば、テクノロジパラメータ、 回路パラメータ及びクロックパラメータを入力すること によりクロックスキューの予測、及び各回路ブロックの サイズ、動作周波数及び消費電力の予測を行うことがで 20 きる。

【0022】本発明による他の発明によれば、テクノロジパラメータ、回路パラメータ及びクロックパラメータを入力することによりクロックスキューの予測、及び各回路ブロックのサイズ、動作周波数及び消費電力の予測を行うことができる。

【0023】さらに本発明による他のもう1つの発明によれば、テクノロジパラメータ、回路パラメータ及びクロックパラメータを入力することによりクロックスキューの予測、及び各回路ブロックのサイズ、動作周波数及び消費電力の予測を行うことができるプログラムを記録した記録媒体が得られる。

[0024]

【発明の実施の形態】以下、本発明の実施の形態について添付図面を参照しながら説明する。

【0025】本発明は、まず、クロック・スキューについて新しいモデルを提供する。クロック・スキューとは、クロック信号を必要とする回路に伝送されるクロック信号の各回路間での位相ずれをいう。このモデルは複数段のクロック・バッファを用いてクロック・パルスを40分配することを仮定しているため、より現実に則したモデルであり、クロック・スキューの予測精度も改善される。

【0026】図14はクロック発生器が伝送線にてフリップフロップ回路ブロックと直結されている場合の回路図である。又、図15はクロック発生器がクロックバッファを介してフリップフロップ回路ブロックと接続されている場合の回路図である。

【0027】図14によればクロック発生器131がフリップフロップ回路ブロック132と伝送線にて直結さ

れている。図15によればクロック発生器111がクロックバッファ112~120を介してフリップフロップ 回路ブロック121と接続されている。

8

【0028】図14に示すようにクロック伝送線路が長くなるとクロックの伝送遅延が大きくなる。そこで、図15に示すようにこの長い伝送線路を何段かに分割し、その間にバッファ112~120を挿入して高速化する技術が開発されている。又、クロックを分配する配線においては、分割すると同時に分岐させてツリー構造とし、各段における配線ができるだけ等しくなるよう考慮されている。

【0029】さて、SUSPENSモデルではこのツリー構造を考慮していないので、クロックスキューは前述したようにRintCintDc2となり、非常に大きくなってしまう。一方、本発明ではこのツリー構造を考慮し、さらに各段における配線長の変動を仮定してクロックスキューを計算している。従って、本発明によるクロックスキューの計算値はSUSPENSモデルの場合より精度が高くなる。

20 【0030】次に大規模回路を複数の回路ブロックの組み合わせによって設計することを前提とし、各回路ブロックの動作周波数、サイズおよび消費電力を、それぞれのテクノロジーパラメータ、回路パラメータおよびクロックパラメータから見積もる式を提供する。また回路ブロックのサイズの和の係数倍を回路ブロック間の長さの目安として、その長さの配線遅延も算出する。これによりどの回路ブロック、もしくは回路ブロック間の配線遅延が全体のLSI性能を律速しているかが明確となり、例えばブロック間配線遅延の大きい回路ブロックを優先30 的に隣同士の配置するようにするといった、設計における有効な情報となる。

【0031】次に、半導体集積回路の性能を予測するための計算式について説明する。

【0032】この計算式に用いる各種パラメータは、テ クノロジーパラメータがトランジスタのゲート長しょ と、n形チャネルMOS(以下、nMOSという。)ト ランジスタにおける平均のゲート幅のゲート長に対する 比Wg/Lgと、電源電圧VDDと、閾値電圧VTH と、ゲート酸化膜厚tgoxと、単位線長あたりの配線 抵抗Rintと、単位線長あたりの配線容量Cint と、層間膜の比誘電率 ε'と、配線層数 n w と、配線ピ ッチpwと、配線効率ewと、ブロック間配線長比Ro とからなり、回路パラメータがトランジスタ数Ngと、 論理の段数 f l d と、平均のゲートファンアウト f g と、デューティファクタ(任意の時間における動作して いるトランジスタ数の全トランジスタ数に対する比) ſ dと、レンツの指数pと、ブロック間配線長比rlとか らなり、クロックパラメータがクロックバッファの一段 あたりの分岐数 n b と、最終段のクロックバッファに接 50 続されるフリップフロップ数 n f と、クロックバッファ

間配線長の変動率 A I o / I o とからなる。

【0033】まず、ゲートピッチを単位とする平均配線 長Rバーは、トランジスタ数Ng及びレンツの指数pを

用いて、 100341

$$\vec{R} = \frac{\left(\frac{1}{p} - \frac{\sqrt{Ng}}{p - 0.5} - \frac{1}{6\sqrt{Ng}(p + 0.5)} + Ng^{p}\left(\frac{-p - 1 + 4^{p - 0.5}}{2(p + 0.5)(p - 0.5)p(p - 1)}\right)\right)}{\left(Ng^{p - 0.5} - \frac{-2p - 1 + 2^{2p - 1}}{p(2p - 1)(p - 1)(2p - 3)} - \frac{1}{6p\sqrt{Ng}} + \frac{1}{p - 0.5} - \frac{\sqrt{Ng}}{p - 1}\right)}$$

と表される。

【0035】次に、チップ(又はブロック)面積が配線 収容能力により制限されているという仮定の下では、ゲ ートピッチdg及びチップ(又はブロック)面積Dc は、

[0036]

【数2】

$$dg = \frac{f_g \, \overline{R} \, p_w}{e_w \, n_w}$$

[0037]

【数3】

$$Dc = dg \sqrt{Ng}$$

と表される。

【0038】平均配線長 I a v は数 1、数 2 より、

[0039]

【数4】

$$\varrho_{av} = \overline{R} \cdot d_g$$

と表される。

【0040】最小寸法のnMOSトランジスタのオン抵

抗Rtrは、

[0041]

【数5】

$$R_{tr} = \frac{1}{\mu C_{gox}(V_{DD} - V_{TH})}$$

と表される。

【0042】ただし、µはn型シリコンのキャリアの移 動度、Cgoxは単位面積あたりのゲート酸化膜容量を 示す。

【0043】CMOSゲートでは、p形チャネルMOS

10 (以下、pMOSという。)トランジスタとnMOSト ランジスタのオン抵抗はバランスするようにpMOSト ランジスタのWg/Lg比はnMOSトランジスタの2 倍に設定されている。これとファンアウトfgも考慮し て、ゲートの出力抵抗Rgout及び入力容量Cgin は、

[0044]

【数6】

$$R_{gout} = f_g \frac{Rtr}{W_g/L_g}$$

20 [0045]

【数7】

と表される。

【0046】又、平均ゲート遅延Tgは数6のゲートの 出力抵抗Rgoutのゲート出力に平均配線長Iavの 配線による負荷と入力容量Cginの負荷がかけられて いるときの遅延となるので、

[0047]

【数8】

30 Tg = fg Rgout (Cint lav+Cgin)+Rint lav ($\frac{1}{2}$ Cint lav+Cgin)

と表される。

【0048】次に、クロックバッファのWg/Lg比を hcbとし、チップ面積DcをNcb段のクロックバッ ファで駆動するとしたとき、1段あたりnb分岐するこ とを考慮して遅延Tdは、

[0049]

【数9】

$$\begin{split} T_{d} = & (N_{cb} - 1) \left\{ n_{b} \frac{R_{tr}}{h_{cb}} \left(C_{int} \frac{D_{c}}{N_{cb}} + h_{cb} C_{o} \right) + R_{int} \frac{D_{c}}{N_{cb}} \left(\frac{1}{2} C_{int} \frac{D_{c}}{N_{cb}} + h_{cb} C_{o} \right) \right\} \\ & + n_{f} \frac{R_{tr}}{h_{cb}} \left(C_{int} \frac{D_{c}}{N_{cb}} + C_{ff} \right) + R_{int} \frac{D_{c}}{N_{cb}} \left(\frac{1}{2} C_{int} \frac{D_{c}}{N_{cb}} + C_{ff} \right) \end{split}$$

と表される。

【0050】ただし、Coは最小ゲート入力容量、Cf f はフリツプフロップの入力容量で、夫々、

[0051]

【数10】

[0052]

【数11】

と表される。

【0053】この遅延Tdを最小にする条件から、Nc

50 b及びhcbが失々、

【0054】 【数12】

$$N_{cb.min} = \frac{\ln N_{ff} - \ln n_f}{\ln n_b} + 1$$

11

[0055]

【数13】

$$h_{cb} = \sqrt{\frac{R_o C_{int} D_c \left(n_b + \frac{n_f}{N_{cb} - 1}\right) + R_o N_{cb} C_{ft} \frac{n_f}{N_{cb} - 1}}{R_{int} D_c C_o}}$$

と表される。

【0056】そして、クロックスキューは、クロックバッファ間配線長の差に主に起因した遅延差であり、各配線区間ごとに配線長の差は2ΔIoであるため、クロックスキューTskewは、

[0057]

【数14】

10

 $T_{skew} = (N_{cb}-1) \times 2R_{int} \Delta l_o (C_{int} l_o + h_{cb} C_o) + 2R_{int} \Delta l_o (C_{int} l_o + C_{11})$

と表される。

【0058】ただし、Loは

[0059]

【数15】

から計算され、 Δ Io/Ioはパラメータとして与えられるので、 Δ Ioも、

[0060]

【数16】

$$\Delta l_0 = l_0 \cdot (\Delta l_0 / l_0)$$

から求められる。

【0062】そして、この $11\sim14$ の平均値を1oとする。次に、 $11\sim14$ のうちの最大値から最小値を減算した値を $2\Delta1o$ とし、これより $\Delta1o$ を計算する。

【0063】そして、ΔIo/Ioが全てのクロックバッファの段で一定と仮定し遅延差を計算するのである。

【0064】最後に、半導体集積回路又は回路ブロックの動作周波数fcは、平均ゲート遅延Tg、論理の段階fld、クロックスキューTskew、そしてチップ上の電磁波の伝搬速度vcを用いて、

[0065]

【数17】

$$f_c = \left(f_{\text{Id}}T_g + T_{\text{skew}} + \frac{D_c}{V_c}\right)^{-1}$$

と表される。

【0066】ただし、

[0067]

【数18】

$$V_c \approx \frac{C_0}{\sqrt{\epsilon'}}$$

で表される。ここに、coは光速である。

【0068】又、半導体集積回路又は回路ブロックの消費電力Pcは動作周波数fc及び全容量であるCcを用いて次のように計算される。

20 [0069]

【数19】

$$P_c = \frac{1}{2} f_c f_d C_c V_{DD}^2$$

ただし、

[0070]

【数20】

$$C_c = \frac{D_c^2 n_w e_w C_{int}}{P_w} + C_{gin} N_g f_g$$

である。

【0071】このようにして、各回路ブロックのテクノロジーパラメータ、回路パラメータ及びクロックパラメータを与えれば、夫々の動作周波数、サイズ、消費電力を計算することができる。

【0072】各ブロック間の配線遅延は、例えば回路ブロックAのブロックサイズをDc1、回路ブロックBのブロックサイズをDc2と計算されたとすると、ブロックA、B間の配線遅延TdABは、係数r1をかけて、

[0073]

【数21】

40

$$T_{d_A-B} = r\ell(D_cA + D_cB)RintCint/2$$

のように計算すれば良い。

【 0 0 7 4 】次に、この配線遅延 T d A B について簡単 ・ に説明する。図 6 ~図 8 は配線遅延 T d A B を説明する ための模式説明図である。

【0075】図6に示すように、回路ブロックAと回路ブロックBとを結ぶ配線には、配線201のような短いものもあれば、配線202のように長いものもある。そこで、配線遅延として典型的な値を計算するためにある長さを仮定する。

50 【0076】その方法として、次のように計算する。回

路ブロックAのサイズをDc1、回路ブロックBのサイ ズをDc2とすると、配線遅延=k×(Dc1+Dc 2) で表される。ここに、kは比例係数で、典型的には k=とおけばよい。回路ブロックAとBが隣接している 場合は、k = 2の時最大の配線遅延となる。なお、kは ブロック間配線長比 r l と等価であり、D c 1 と数 2 1 のDcA、Dc2と数21のDcBも夫々等価である。 【OO77】図7は回路ブロックA、B間の配線が最短 となる回路ブロックAとBの位置関係を示している。

とBの位置関係を示している。図7では配線長が(Dc · 1+Dc2)となるのに対し、図8では2(Dc1+D c2)となる。従って、図7の場合のkを1とすれば、 図7ではkは2となるのである。

【0079】この数21では、全ての回路ブロックが隣 合わせになっていることを仮定しているため、正確では ない。しかし、回路ブロックをレイアウトする際の1つ の参考データとしての利用価値がある。例えば、回路ブ ロック間の遅延が大きい回路ブロックどうしを優先的に 隣合わせにするといったレイアウトの方針を決めたり、 回路ブロックそれぞれの動作周波数と比較して、回路ブ ロックから構成された半導体集積回路全体が、大体どの くらいの動作周波数で動作することが可能かを見積もる ことができる。

【0080】このような、各ブロックのテクノロジパラ メータ、回路パラメータおよびクロックパラメータを入 力として与えれば、各ブロックの動作周波数、サイズ、 消費電力、および各ブロック間の配線遅延を出力すると いう操作を、java (ジャヴァ) 言語などのネットワ ーク対応の言語、もしくはPerl言語などのCGI (コモン・ゲート・インタフェース) スクリプトなどに よってプログラムを記述し、WWW(ワールド・ワイド ・ウェブ)ブラウザ上で簡単に実現できるようにした、 設計支援システムを提案する。これにより、所定のWW Wホームページにアクセスするだけで、誰でも簡単に設 計のための情報を得ることができる。また、ファイヤー ウォールを設計しておけば、特定の設計開発グループの みがそのホームページにアクセスできるようにすること もできる。ここに「ファイヤーウォール」とはある組織 のネットワーク(たとえばイントラネット)をインター 40 ネットに接続し、組織外からのアクセスを制限するよう 設定することをいう。

【0081】さらに、各ブロックのテクノロジパラメー タ、回路パラメータおよびクロックパラメータからなる 入力パラメータと、各ブロックの動作周波数、サイズ、 消費電力、および各ブロック間の配線遅延からなる出力 結果との総体を、所定のデータフォーム形式で出力でき るようにし、かつこのデータフォームをインターネット またはイントラネットを介して特定または不特定の設計 開発者間で閲覧したり、利用したり、ライブラリとして 50 々に相当し、記録媒体は前述した記憶デバイス24~2

蓄積することができるようにした設計支援のシステムを 提案する。このデータフォームで記述された設計情報に 対しても、ファイヤーウォールの設定によって特定の設 計開発グループ内のみで共有できるようにすることがで きる。

【0082】次に、この半導体集積回路の設計支援シス テムの構成について説明する。図1は本発明に係る半導 体集積回路の設計支援システムの全体構成図である。

【0083】半導体集積回路の設計支援システムは、シ 【0078】図8は同配線が最長となる回路ブロックA 10 ステム解析ブラウザ10と回路ブロック解析ブラウザ1 1とからなる。これらはコンピュータのディスプレイ上 に表示され、この画面上の所定箇所をポインティングデ ィバイス等でクリックして各パラメータの入力及び計算 結果の表示を行うソフトウエアである。

> 【0084】このシステム解析ブラウザ10と回路ブロ ック解析ブラウザ11は開発設計部門27、28及び管 理センター29にて通信回線網(たとえば、インターネ ット:インターネット・プロトコルと呼ばれる共通のル ールに基づいて接続されたネットワークの総称をい

20 う。) 20を介して共用し得るよう構成されている。

【0085】即ち、開発設計部門27、28及び管理セ ンター29は通信回路網20を介して相互接続されてい る。

【0086】開発設計部門27は記憶デバイス24を備 えたコンピュータ21を有する。12はコンピュータ2 1が有するシステム解析データフォームを模式的に表示 したものである。

【0087】開発設計部門28は記憶デバイス25を備 えたコンピュータ22を有する。13はコンピュータ2 2が有するシステム解析データフォームを模式的に表示 したものである。

【0088】管理センター29は記憶デバイス26を備 えたコンピュータ23を有する。14はコンピュータ2 2が有する半導体集積回路又は回路ブロックのデータラ イブラリを模式的に表示したものである。

【0089】又、本設計支援システムのプログラム(即 ち、システム解析ブラウザ10と回路ブロック解析ブラ ウザ11)は本実施の形態では管理センター29の記憶 デバイス26に格納されているものとする。しかし、こ れに限定されるものではなく、開発設計部門27の記憶 デバイス24あるいは開発設計部門28の記憶デバイス 25に格納してもよく、複数箇所に格納してもよい。な お、このプログラムとは別に通信回線20を利用するた めのソフトウエア(たとえば、WWW(ワールド・ワイ ド・ウェヴ))サーバを格納しておく必要がある。

【0090】次に、本設計支援システムのプログラムが 格納される記録媒体について説明する。図2は記録媒体 を含むコンピュータシステムの構成図である。このコン ピュータシステムは前述したコンピュータ21~23夫

6に夫々相当する。

【0091】コンピュータシステムは、データ処理装置 151と、記録媒体152と、記憶装置153と、入力 装置154と、出力装置155とからなる。

【0092】記録媒体152は、たとえばハードディスク等の磁気ディスクであるが、2値情報を記録するものであれば他の媒体でもよい。

【0093】記録媒体152には設計支援システムのプログラムが格納されている。まず、ディスク処理装置151によりプログラムが記録媒体152より記憶装置153にロードされる。これで、プログラムの起動が可能となる。

【0094】次に、入力装置154よりパラメータが入力されるとデータ処理装置151はプログラムに従い所定の演算を行う。そして、入力されたパラメータ及び演算結果は出力装置155に表示される。

【0095】又、入力装置154及び出力装置155は 図示しない入出力インタフェースを備え、通信回線網2 0を介して他のコンピュータと接続される。

【0096】従って、他のコンピュータから入力された 20 パラメータをこの入力装置154を介してデータ処理装置151にて処理することが可能であり、又、このデータ処理装置151での演算結果を出力装置155を介して他のコンピュータの出力装置155に表示させることも可能である。

【0097】次に、システム解析ブラウザ10及び回路 ブロック解析ブラウザ11について図2の設計支援シス テムの動作を示すフローチャートも併せて参照しながら 説明する。

【0098】システム解析ブラウザ10は各回路ブロックの演算結果を一覧できるものであり、最終的には各回路ブロック間の配線遅延の演算結果も確認できるものである。

【0099】回路ブロック解析ブラウザ11は回路ブロックごとに必要なパラメータを入力して回路ブロックごとの演算結果(性能の見積もり)を得るものである。どの回路ブロックを指定するかはシステム解析ブラウザ10にて行う。

【0100】まずシステム解析ブラウザ10において半 導体集積回路をいくつかの回路ブロックに分割し(S 1)、次に必要な回路ブロックを指定する(S2)。それぞれの回路ブロックの解析ボタン32をクリックする と回路ブロック解析ブラウザ11へ移る。ブラウザ画面 億デバイス24、25に 11で、回路ブロックパラメータ入力パネル5で回路ブロックの各パラメータを入力した(S3)後、回路ブロック解析コントロールパネル6の中にある回路ブロック 解析スタートボタン70をクリックすると(S4)、数 1~20に従って計算が行われ、回路ブロック解析デー タ出力パネル7にその計算結果が出力される(S5)。 で情報を送るようにし、するといった方法をとれ 【0101】所望の結果が得られなければ(S6)、入 50 確保することができる。

カデータを変更して(S7、S3)再び解析スタートボタン70をクリックする(S4)。データを初めから直したい場合は、回路ブロック解析コントロールパネル6の中にある回路ブロック入力パネルクリアボタン71をクリックして入力パラメータをクリアすればよい(S7、S1)。

【0102】回路ブロック解析コントロールパネル6の中にある回路ブロック解析結果データフォーム出力ボタン72をクリックすると、入力パラメータおよび計算結10果が、データフォームの形式で、回路ブロック解析データフォームパネル8の中に出力される。新たにパラメータを入力して計算を行った後、データフォーム出力ボタン72をクリックすると、それまでのデータにさらに新たなデータが付け加えられる。

【0103】回路ブロック解析データフォームコントロールパネル8には、既存の半導体集積回路または回路ブロックのデータをインターネットもしくはイントラネット(インターネットを組織内のコミュニケーションのために利用する通信網のこと。)を介してロードするためのボタンが用意されている。これにより、管理センター29が保有し管理するデータライブラリ14や、同じ組織内の他の部門の設計グループ27、28のライブラリなどから、データをロードし利用することができる。この時、ファイヤウォールを設定してデータライブラリへのアクセス制限を行ったり、ftpクライアント経由でデータをロードするなどして、データライブラリに対するセキュリティを確保することは容易にできる。

【0104】ここに、fpt(file transf er protocol)クライアントとは、インター ネットを介してファイルを移動するためのソフトウエア をいう。

【0105】入力パネルのテキストフィールド内への各値の更新は、データをロードしたと同時に行うこともできれば、新たにデータ更新ボタンを用意しておいてそのボタンのクリックによって更新を開始するようにすることもできる。ロードしたデータが複数行にわたっている場合は、入力パラメータの更新時に、何行目をテキストフィールドにセットするかを選択できるようにしておけばよい。

【0106】さらに、データフォームコントロールパネル9のデータセーブボタン92によって、ローカルな記憶デバイス24、25にデータを保存したり、データ登録ボタン93によって、新規の回路ブロックのパラメータを管理センター29などのライブラリ14へ登録するようにすることもできる。この登録は、管理部門29へ電子メール(指定された宛先へメッセージを送る機能)で情報を送るようにし、管理部門29で検討した後登録するといった方法をとれば、さらに高いセキュリティを確保することができる

【0107】この他に、パラメータの入力をある程度簡略化するために、デフォルト値(標準値)を設定したり入力するためのボタンを設けたり、いくつかの入力パラメータの組の中から選択するようにチョイスボタンを設定することもできる。

17

【0108】入力パラメータの組とそれによる計算値が ある程度固まったら、システム解析ブラウザリターンボ タン75をクリックして、システム解析ブラウザ10の 画面へ戻る。この時、回路ブロック解析ブラウザ11で 検討に用いた入力パラメータの組およびそれらから計算 され出力データを、システム解析ブラウザ10で使用で きるようにロードする。ロードするデータは、回路ブロ ック解析プラウザ11におけるデータフォームパネル8 に出力されたデータの組である。データをロードしたと 同時に回路構成入力パネルの以前指定した回路ブロック における入力テキストフィールド内に値を表示するか、 もしくはデータ表示ボタンを用意しておいてそのボタン のクリックによってデータを表示するようにすることも できる。ここで表示するデータはシステム解析に必要な データの組だけでよい。例えば、ブロックのサイズ、動 20 作周波数、消費電力などである。ロードしたデータが複 数行にわたっている場合は、入力パラメータの更新時 に、何行目をテキストフィールドにセットするかを選択 できるようにしておけばよい。

【0109】このような、回路ブロックの宣言から、回路ブロック解析ブラウザ11における回路ブロック性能の見積もり、回路ブロック性能解析結果のロードまでの操作を、回路ブロックの数だけ繰り返す(S8)。回路ブロックの構成を終えた後、システム解析コントロールパネル2にあるシステム解析スタートボタン40をクリックすると、回路ブロック間の配線遅延を解析し、計算結果を回路ブロックの性能と合わせててシステム解析データフォームパネル3に表示する(S9)。

【0110】この時の解析結果、例えば回路ブロック間の配線遅延と回路ブロックの動作周波数を見て、必要に応じて回路ブロック解析ボタン32をクリックすることにより、また回路ブロックの解析に戻ることもできる。あるいは、回路ブロック性能値に仮の値を入力して、システム全体の性能変化を見ることもできる。ただしこの場合は、変更した回路ブロックのデータの組が有効でないことを示す必要がある。これには、例えば有効/無効を示す変数をあらかじめ設定しておき、それに無効という状態をセットするとか、回路ブロックのシステム性能を表示しているテキストフィールドの文字の色を赤色にするなどといったさまざまな方法がある。

【0111】性能値を変更した回路ブロックに対して回路ブロック解析ボタン32をクリックすると、回路ブロック解析ブラウザ11に移った際、回路ブロック解析データフォームにおける性能値の部分は、解析による正しい値が設定されているわけではないので、この時も文字

の色を赤色にするなどして、データが解析された値でないことを表示する。この値に近づくように、入力パラメータを変更して解析を行い、十分近い値になったところでシステム解析ブラウザ10に戻れば、より正確なシステム全体の解析を行うことができる。

【0112】システム全体の性能解析結果を保存したい場合は、システム解析データフォームコントロールパネル4にあるデータセーブボタン52をクリックし、ローカルな記憶デバイス24、25に記録することができる(S10)。この時各回路ブロックの入力パラメータおよび性能値の組も同時に保存することもできる。これには、例えばデータセーブボタン52をクリックする前に、回路ブロック解析データ追加ボタン42をクリックして、システム解析データフォーム上に、各回路ブロックの入力パラメータおよび性能値の組を追加してから保存するようにすればよい。

【0113】システム全体の性能解析結果も、回路ブロックと同じように管理センター29などのライブラリ14へ登録するようにすることができる(S10)。ただし、このときのデータについても、構成する個々の回路ブロックの入力パラメータのデータが付随しているものと、それがなく回路ブロックについての必要最小限のデータと回路ブロック間配線遅延のデータのみのものどが存在する。さらに回路ブロックの解析データとも判別できるように、これらのデータは拡張子で区別される。また、このシステム解析データの登録についても、回路ブロック解析データの場合と同様に、管理部門へ電子メールで情報を送るようにし、管理部門で検討した後登録するといった方法をとれば、さらに高いセキュリティを確保することができる。

【0114】ここまで、システム解析を新規に始めた場合を説明したが、システムの性能解析データをロードした後、それを改良していくといったことも可能である。このとき、回路ブロックのデータが付随したデータをロードする場合と、回路ブロック間配線遅延のみのデータをロードする場合がある。

【0115】前者の場合は、データのロードと同時に回路ブロック構成入力パネルを更新することもできるし、 40 回路ブロック構成入力パネル更新ボタンをクリックしてから更新を開始するようにすることもできる。更新した後回路ブロック解析ブラウザ呼び出しボタンをクリックすると、すぐに選択した回路ブロックの解析を行うことができる。

【0116】一方、後者の場合もデータのロードの後、 回路ブロック構成入力パネルを更新することはできる が、個々の回路ブロックのパラメータのデータが不足し ているため、回路ブロック解析ブラウザ呼び出しボタン 32をクリックすると、ブラウザが切り替わったあとデ 50 一タのロードの操作に入る。ここで目的の回路の回路ブ

ロック解析データを、管理センター29のライブラリ1 4やローカル27、28の記憶デバイス24、25のラ イブラリ12、13からロードすれば、回路ブロックの 解析に入ることができる。

19

[0117]

【実施例】次に、システム解析ブラウザ10及び回路ブ ロック解析ブラウザ11の動作の詳細について説明す る。

【0118】図4にシステム解析プラウザ10の一例の 構成図を示す。全体の構成は、半導体集積回路名入力テ キストフィールド30、回路ブロック構成入力パネル 1、システム解析コントロールパネル2、システム解析 データフォームパネル3、およびシステム解析データフ オームコントロールパネル4の5つの部分からできてい る。

【0119】回路ブロック構成入力パネル1では、半導 体集積回路を構成する回路ブロックを記述したり、それ ぞれの予測性能を表示する。システム解析コントロール パネル2では、構成する個々の回路ブロックの予測性能 から全体のシステムとしての性能を計算するなどの処理 20 を命令する。システム解析データフォームパネル3で は、システムの性能解析結果などを表示する。システム 解析データフォームコントロールパネル4では、システ ム解析データを保存したり、ロードしたりするなどの処 理を命令する。

【0120】まず半導体集積回路の名前を半導体集積回 路名入力デキストフィールド30に入力する。ここに記 入された文字をもとにシステム解析データのファイル名 が決まる。

【0121】次に回路ブロック構成入力パネル1におい 30 て、半導体集積回路を構成する各回路プロックを記述し ていく。ここで回路ブロック構成入力ラベル35が表示 されていると、次からの各パラメータの意味が分かりや すくなる。各回路ブロックの名前は、回路ブロック名入 カテキストフィールド31に入力する。ここに記入され た文字をもとに回路解析データのファイル名が決まる。 【0122】そして、その隣に位置する回路ブロック解 析ブラウザ呼び出しボタン32をクリックすると回路ブ ロック解析ブラウザ11に切り替わり、回路ブロックの

【0123】回路ブロックの解析を終えて再びシステム 解析ブラウザ10に戻ると、回路解析結果出力テキスト フィールド33に、計算された値が表示される。

計算を行う。

【0124】同様の操作を、集積回路を構成する回路ブ ロック全てに対して行う。回路ブロック数が増えてきた ら、回路構成入力パネルスクロールバー34を用いて、 入力パネルをスクロールし下の行を表示させることがで

【0125】全ての回路ブロックの性能予測値の表示を 50 しておき、管理センター側でユーザー登録されている者

終えたら、次にシステム解析コントロールパネル2にあ るシステム解析スタートボタン40をクリックし、全て の組み合わせの回路ブロック間における配線遅延を、数 21にしたがって計算する。計算が終わると、システム 解析データフォームパネル3に、各ブロックの性能予測 値と、回路ブロック間の配線遅延が計算されたデータが 出力される。回路ブロック構成を変えたり、回路ブロッ ク自体の入力パラメータを変えて、システム解析スター トボタン40をクリックすると、また新たに計算が行わ 10 れ、システム解析データフォームは新しい値が上書きさ

【0126】回路ブロック解析データ追加ボタン42を クリックすると、回路ブロックそれぞれの入力パラメー タおよび解析結果がシステム解析データ100の下の行 に加えられる。

【0127】回路構成入力パネルクリアボタン41をク リックすると回路ブロック入力パネルが全てクリアされ

【0128】システム解析データフォームコントロール パネル4のシステム解析データセーブボタン52をクリ ックするとシステム解析データフォーム3に表示された データがローカル27、28の記憶デバイス24、25 に保存される。この時システム解析データ100フォー ムに各回路ブロックの解析データが追加されている場合 と、そうでない場合で、保存するときのファイル名の拡 張子を異なるものになるようにしておく。これにより、 後で、システム解析データをロードする際に、どちらの 種類のデータかをファイル名を見ただけで判断すること ができるようになる。

【0129】システム解析データ登録ボタン53をクリ ックすると、システム解析データを管理センター29の ライブラリ14に直接または間接的に登録できる。CG I (コモン・ゲート・インタフェース) を通してデータ フォームを送るか、または電子メール (e-mail) で管理センター29へ送るなどすればよい。

【0130】システム解析データロードボタン (ローカ ル) 50をクリックするとローカル27、28の記憶デ バイス24、25に保存されているライブラリ12、1 3からシステム解析データを引き出すことができる。そ 各入力パラメータの入力と回路ブロックの性能予測値の 40 の際、システム解析データフォームの内容が置き換わる だけでなく、回路ブロック構成入力パネル1の内容や、 各回路の入力パラメータまで全ての内容が新しく置き換 えられる。

> 【0131】システム解析データロードボタン(管理セ ンター) 51をクリックした場合も同様である。ただ し、管理センター29のライブラリ14に登録されてい るものからデータをロードしてくるところが異なってい る。例えば、「tpクライアントが起動し、管理センタ 一の所定のディレクトリからデータを持ってくるように

だけがftpでデータを得られるようにしておけば、セキュリティは確保される。

【0132】システム解析データクリアボタン51をクリックすると、システム解析ブラウザ10で入力されたすべての値、文字がクリアされる。

【0133】図5に回路ブロック解析ブラウザ11の一例の構成図を示す。全体の構成は、回路ブロックパラメータ入力パネル5、回路ブロック解析コントロールパネル6、回路ブロック解析データ出力パネル7、回路ブロック解析データフォームコントロールパネル9の5つの部分からなる。

【0134】回路ブロックパラメータ入力パネル5では、回路ブロックの各パラメータを入力する。回路ブロック解析コントロールパネル6では、入力されたパラメータをもとに回路ブロックの性能を計算するなどの処理を命令する。回路ブロック解析データ出力パネル7では計算された回路ブロックの予測性能値が表示される。回路ブロック解析データフォームパネル8には、入力パラメータと性能予測値などの回路解析データが表示される。回路ブロック解析データフォームコントロールパネル9では、回路ブロック解析データを保存したり、ロードしたりするなどの処理を命令する。

【0135】システム解析ブラウザ10から回路解析ブ ラウザ11を呼び出すと、指定した回路の名前が回路ブ ロック名表示テキストフィールド60に表示された状態 で、回路解析ブラウザ11が起動される。ここで、初め て回路ブロックの解析を行う場合は、その他の部分は全 て空白の状態が表示される。以前回路ブロック解析を行 ったものを再び解析する場合は、以前に解析を行ったと きの数値などが表示される。システム解析ブラウザ10 で回路ブロック解析データ付きのデータをロードした 後、この回路ブロック解析ブラウザ11を呼び出した場 合は、ロードしたデータが表示される。システム解析ブ ラウザ10で回路ブロック解析データ無しのデータをロ ードした後、あるいは新規のシステム解析ブラウザ10 で回路ブロックの仮の性能予測値を入力した後、この回 路ブロック解析ブラウザ11を呼び出した場合は、回路 ブロックデータ出力パネル7に仮の性能値が表示され

【0136】次に、回路ブロックパラメータ入力パネル5の各入力テキストフィールド59に、それぞれの値を入力する。この時、回路ブロック入力パラメータラベル66が表示されていれば、各パラメータ値の入力に際し、間違えずに行うことができる。また各行ごとにパラメータの種類が分類されていると分かりやすい。例えば、VDDなどのトランジスタパラメータはトランジスタパラメータ入力エリア61に、nwなどの配線パラメータは配線パラメータ入力エリア62に、Ngなどの回路パラメータは回路パラメータ入力エリア64に、Nf

f などのクロックパラメータはクロックパラメータ入力 エリア65に、それぞれまとめて各入力テキストフィー ルド59を並べておく。61と62はあわせてテクノロ ジパラメータ入力エリアと呼ばれる。

22

【0137】ある入力パラメータの組をまとめて入力するように、チョイスボタンやデフォルト値入力ボタンを用意することもできる。例えばテクノロジパラメータチョイスボタン67をクリックすると、図9のポップアップリスト表示画面の一例の構成図に示すようなポップアップリストが現れ、そこである項目を選択するとテクノロジパラメータ全部にそれに対する値が入力される。同様に回路パラメータチョイスボタン68をクリックすると、図10のポップアップリスト表示画面の一例の構成図のようなポップアップリストが現れ、選択すると今度は回路パラメータが入力される。

【0138】クロックパラメータデフォルト値入力ボタン69をクリックすると、あらかじめ設定しておいたクロックパラメータが入力される。また、チョイスボタン68やデフォルトボタン69によって、値を設定したあ20と、テキストフィールドにカーソルを移動させ、値を上書きすることも可能である。

【0139】各入力テキストフィールド全てに値を入力したら、次に回路ブロック解析コントロールパネル6にある、回路ブロック解析スタートボタン70をクリックすると、数1~20にしたがって計算が行われ、回路ブロック解析データ出力パネル7に計算結果が出力される。後でシステム解析で使用するブロックサイズDc80、動作周波数fc81、消費電力pc82は、計算結果としては最低限出力する必要があるが、この他のデータ出力、たとえば、クロックスキューTskewを加えてもよい。出力データを検討した後、再び入力パラメータを変更して回路ブロック解析スタートボタン70をクリックすると、新しい値を用いて計算が行われ、回路ブロック解析データ出力パネルに新たな値が上書きされる

【0140】回路ブロック解析データフォーム出力ボタン72をクリックすると、回路ブロック解析データフォームパネル8に、入力パラメータの全部と計算結果の一部が表示される。このボタンをクリックするたびに、新りい回路ブロック解析データが回路解析データフォームの最終行に追加される。

【0141】回路ブロック入力パネルクリアボタン71をクリックすると入力テキストフィールド59に設定された値がクリアされる。

【0142】回路ブロック解析データフォームコントロールパネル9にある回路解析データセーブボタン (ローカル) 92をクリックすると、ローカルな記憶デバイス24、25に回路解析データを記録することができる。このときファイル名には、回路名に決められた拡張子を50 つけた名前をつけるようにすれば、あとで参照しやす

い。当然、回路解析データ付きシステム解析データや、 回路解析データ無しシステム解析データと区別できるよ うに、それらとは異なった拡張子を設定しておく必要が ある。

【0143】回路解析データ登録ボタン(管理センター)93をクリックすると、管理センター29の回路解析のデータのライブラリ14に新たな回路ブロックとして登録することができる。このときのセキュリティを確保する方法は、システム解析データの場合と同様に行えばよい。

【0144】回路解析データロードボタン(ローカル) 90をクリックすると、ローカルな記憶デバイス24、 25から、回路解析データをロードすることができる。 データのロードの終了と同時に、回路ブロック解析デー タフォームパネル8にデータが表示される。

【0145】ここで、回路ブロック入力値更新ボタン73をクリックすると、回路解析データフォームの入力パラメータが、回路ブロックパラメータ入力パネル5に設定される。回路解析データフォームが複数行に渡っている場合は、行番号指定テキストフィールド76に、何行目の値で更新するかを指定するようにすればよい。行番号指定テキストフィールド76の設定値は、デフォルト(標準値)では3であり、データが無い行番号や、図5の例では1、2のような適切でない行番号が設定してある場合は、ブラウザがエラーメッセージを適当なところへ表示し、データの更新はなされない。

【0146】回路解析データロードボタン(管理センター)91をクリックすると、ロードするもとの場所が管理センター29になるだけであって、あとはローカル27、28の場合と同じである。この場合のデータのセキュリティーも、システム解析データの管理センター29からのロードと同様の方法で確保できる。

【0147】回路ブロックの解析が終わったら、システム解析ブラウザリターンボタン75をクリックして、システム解析の入力画面に戻る。この時同時に、回路ブロック解析の入力パラメータと出力解析データが、システム解析ブラウザ10へ渡され、回路解析結果出力テキストフィールド33に表示される。

【0148】また、回路解析データフォームクリアボタ ダ10、または回路ブロック解析ブラン94をクリックすると、回路解析データフォームパネ 40 れ単独で使用することも可能である。 ルに表示されたデータがクリアされる。 【0155】システム解析ブラウザ1

【0149】図11に、回路解析データの一例の、さらにその一部の表示画面の構成図を示す。第1行目は回路名に拡張子をつけたもの、第2行目は各パラメータのラベルが書かれ、第3行目以降に入力パラメータおよびそれによる解析結果の一部が書かれている。

【0150】図12に、回路解析データ無しシステム解析データの一例の、さらにその一部分の表示画面の構成図を示す。データは一行目は集積回路の名前に拡張子が追加されたもの、第2行目から第5行目は、構成する回

路ブロック(ここでは3つのブロックから構成されていると仮定)の、システム解析に関係のある回路ブロックの解析データ(ここでは一例としてDc、fc、Pc)が示されている。回路ブロックには入力の順に番号が打たれ、6行目以降に回路ブロック間の配線遅延を、回路ブロックに付けられた番号を用いて示されている。この解析データは、各回路ブロック間における典型的な配線遅延値(たとえば、k=1の場合)を表示しているが、この値とともに最大値(たとえば、k=2の場合)を表10 示することも可能である。

【0151】図13に、回路解析データ付きシステム解析データの一例の、さらにその一部分の表示画面の構成図を示す。図12のデータの最後の行から、各回路ブロックの解析データが加えられている。

【0152】図11~図13のデータは、拡張子のみで区別できるようになっている。図では例として拡張子をそれぞれ、bra、syi、sypとして、各データの第一行目にファイル名を示している。

【0153】図4、図5で示した例は、回路ブロックそ れぞれに対して、全てのパラメータを入力する場合を示 したが、回路ブロック全てに共通なパラメータは、図4 のシステム解析ブラウザ10のところで入力するように することもできる。この場合は、回路ブロック解析ブラ ウザ呼び出しボタン32をクリックした際に、共有パラ メータとして入力したデータを、回路ブロック解析ブラ ウザ11で使用できるようにもっていく必要がある。ま た、回路ブロック解析ブラウザ10で、別の回路ブロッ クのデータをロードし、回路ブロック入力値ボタンをク リックした際には、共有パラメータ以外のパラメータが 更新されるように変更する必要がある。共有パラメータ としては、例えば電源電圧VDD、ゲート長しg、ブロ ック間配線長比 r l 、配線層数 n w、配線効率 e w、ク ロックバッファの一段あたりの分岐数nb、クロックバ ッファ間配線長の変動率 Δl o/l o などが挙げられ

【0154】また、ここではシステム解析ブラウザ10(図4)と回路ブロック解析ブラウザ11(図5)を連携して使用する場合を説明したが、システム解析ブラウダ10、または回路ブロック解析ブラウザ11をそれぞれ単独で使用することも可能である。

【0155】システム解析ブラウザ10を単独で使用する場合は、回路ブロック呼び出しボタン32は使用せず、回路ブロック解析結果出力テキストフィールド33には、設計者の予測値や経験値を入力してシステムの性能を見積もる。システム解析データフォームパネル3には、回路ブロック解析データ無しシステム解析データしか出力されず、データのゼーブもそれのみである。

【0156】回路ブロック解析ブラウザ11を単独で使用する場合は、半導体集積回路名表示ラベル74は空白のままにし、システム解析をブラウザリターンボタン7

5は使用せず、回路ブロックの入力パラメータからの性 能見積もりのみを行う。

[0157]

【発明の効果】本発明によれば、複数の回路ブロックの 組み合わせからなる半導体集積回路の設計支援方法であ って、その設計支援方法を各回路ブロックごとに各回路 を構成する能動素子及び配線材に関するテクノロジパラ メータを入力する過程と、各回路ブロックの回路規模を 決定する回路パラメータを入力する過程と、クロック供 給源とこのクロック供給を受ける各回路ブロック間の伝 送路に挿入されるクロックバッファに関するクロックパ ラメータを入力する過程と、前記各過程で入力されたパ ラメータを用いて各回路ブロックのクロックスキューの 予測、各回路ブロックのサイズ、動作周波数及び消費電 力の予測のうち少なくとも1つを行う過程とを含み構成 したため、各回路ブロックごとにテクノロジパラメー タ、回路パラメータ及びクロックパラメータを入力する ことによりクロックスキューの予測、及び各回路ブロッ クのサイズ、動作周波数及び消費電力の予測を行うこと ができる。

【0158】さらに、得られた各回路ブロックのサイズに基づき各回路間の配線遅延時間を予測することができる

【0159】従って、複数の回路ブロックの組み合わせからなる半導体集積回路の全体的な評価を設計初期の段階で予測することができる。

【0160】又、その予測を通信回線を介して遠隔より 行う過程を含ませることができるため、複数の異なる場 所からこの設計支援方法を利用することができる。

【0161】本発明の他の発明によれば、複数の回路ブ ロックの組み合わせからなる半導体集積回路の設計支援 システムであって、その設計支援システムを各回路ブロ ックごとに各回路を構成する能動素子及び配線材に関す るテクノロジパラメータを入力する手段と、各回路ブロ ックの回路規模を決定する回路パラメータを入力する手 段と、クロック供給源とこのクロックの供給を受ける各 回路ブロック間の伝送路に挿入されるクロックバッファ に関するクロックパラメータを入力する手段と、前記各 手段で入力されたパラメータを用いて各回路ブロックの クロックスキューの予測、各回路ブロックのサイズ、動 40 作周波数及び消費電力の予測のうち少なくとも1つを行 う手段とを含み構成したため、各回路ブロックごとにテ クノロジパラメータ、回路パラメータ及びクロックパラ メータを入力することによりクロックスキューの予測、 及び各回路ブロックのサイズ、動作周波数及び消費電力 の予測を行うことができる。

【0162】さらに、得られた各回路ブロックのサイズに基づき各回路間の配線遅延時間を予測することができる。

【0163】従って、複数の回路ブロックの組み合わせ 50

からなる半導体集積回路の全体的な評価を設計初期の段 階で予測することができる。

26

【0164】又、その予測を通信回線を介して遠隔より行うシステムを含ませることができるため、複数の異なる場所からこの設計支援システムを利用することができる。

【0165】本発明による他のもう1つの発明によれ ば、複数の回路ブロックの組み合わせからなる半導体集 積回路の設計支援方法が記録された記録媒体であって、 その記録媒体に各回路ブロックごとに各回路を構成する 能動索子及び配線材に関するテクノロジパラメータを入 力する過程と、各回路ブロックの回路規模を決定する回 路パラメータを入力する過程と、クロック供給源とこの クロックの供給を受ける各回路ブロック間の伝送路に挿 入されるクロックバッファに関するクロックパラメータ を入力する過程と、前記各過程で入力されたパラメータ を用いて各回路ブロックのクロックスキューの予測、各 回路ブロックのサイズ、動作周波数及び消費電力の予測 のうち少なくとも1つを行う過程とを実行させるための プログラムを記録したため、その記録媒体を用いること により各回路ブロックごとにテクノロジパラメータ、回 路パラメータ及びクロックパラメータを入力してクロッ クスキューの予測、及び各回路ブロックのサイズ、動作 周波数及び消費電力の予測を行うことができる。

【0166】さらに、得られた各回路ブロックのサイズに基づき各回路間の配線遅延時間を予測することができる。

【0167】従って、複数の回路ブロックの組み合わせからなる半導体集積回路の全体的な評価を設計初期の段階で予測することができる。

【0168】又、その予測を通信回線を介して遠隔より行うシステムを含ませることができるため、複数の異なる場所からこの設計支援方法を記録した記録媒体を利用することができる。

【図面の簡単な説明】

【図1】本発明に係る半導体集積回路の設計支援システムの全体構成図である。

【図2】同システムの記録媒体を含むコンピュータシステムの構成図である。

10 【図3】同システムの動作を示すフローチャートである。

【図4】同システムのシステム解析ブラウザの一例の構成図である。

【図5】同システムの回路ブロック解析ブラウザの一例の構成図である。

【図6】同システムの配線遅延を説明するための模式説明図である。

【図7】同システムの配線遅延を説明するための模式説明図である。

0 【図8】同システムの配線遅延を説明するための模式説

明図である。

【図9】同システムのポップアップリスト表示画面の一 例の構成図である。

【図10】同システムのポップアップリスト表示画面の 一例の構成図である。

【図11】同システムの回路解析データの一例のさらに その一部分の表示画面の構成図である。

【図12】同システムの回路解析データ無しシステム解析データの一例のさらにその一部分の表示画面の構成図である。

【図13】同システムの回路解析データ付きシステム解 - 析データの一例のさらにその一部分の表示画面の構成図 である。

【図14】クロック発生器が伝送線にてフリツプフロップ回路ブロックと直結されている場合の回路図である。

【図15】クロック発生器がクロックバッファを介して フリツプフロップ回路ブロックと接続されている場合の 回路図である。

【符号の説明】

10 システム解析ブラウザ

11 回路ブロック解析ブラウザ

20 通信回路網

21~23 コンピュータ

24~26 記憶デバイス


10 151 データ処理装置


152 記録媒体

153 記憶装置

154 入力装置

155 出力装置





【図10】

【図11】


RISC core
CISC core
DSP core
Gate Array
SRAM

 cpucore_cmos/fl.bra

 VpD
 VTH
 Lg
 Wg/Lg
 tgox
 nw
 pw
 ew
 Rint
 Cint
 rf
 Ng ...

 1.5
 0.3
 0.13
 5
 4.5
 6
 0.4
 0.5
 0.44
 0.21
 1
 5e7 ...

【図5】



【図13】

				Dc	fc	Pc					
1: cpucore_cmos/lbra			bra	5.5	500	6.5					
2: DSF	2_L013	A.bra		7.7	450	2.0					
3:Cachel_LO13S.bra			ra.	12.2	220	0.5					
1	2	3									
1 -	210	350)								
2 21	o	150)								
3 35	0 150	_									
1: cpu	core_c	mos A	f.bra								
VDD	V _{TH}	Lg	Wg/Lg	tgox	Πw	Pw	€₩	Rint	Cint	ПŽ	Ng
1.5	0.3	0.13	5	4.5	6	0.4	0.5	0.44	0.21	1	2e7
2: DS	P_LQ13	A.bra									
VDD	V TH	Lg	Wg/Lg	tgax	∩₩	₽₩	ew	Rint	Cint	r#	Ng
1.5	0.3	0.13	10	4.5	6	0.45	0.4	0.44	0.21	1	2e6
3:Ca	chel_L	0135.	bra								
Voo	Vтн	Lg	Wg/Lg	tgox	Πw	Pw	ew	Rint	Cint	r£	Ng
1.5	0.3	กโร	4	4.5	6	0.35	0.6	0.44	0.21	1	5e6

【図14】



【図15】

